본 발명은 탄소재료를 전극으로 이용한 전기이중층 캐패시터(electric double-layer capacitor, EDLC)에 관한 것으

로서, 본 발명에 의해 합성된 탄소재료는 전기전도도가 높고 2 내지 20nm 크기의 연결성이 우수한 기공을 가지고 있어

전극으로 사용하였을 때 등가직렬저항(equivalent series resistance, ESR)이 작다. 기존에 사용하던 탄소재료에 비

해 작은 비표면적으로 인해 단위질량당 캐패시턴스 (capacitance)가 작게 나타나지만, 등가직렬저항이 작기 때문에 높

은 충방전 전류밀도에서는 오히려 기존의 탄소를 사용한 전기이중층 캐패시터보다 더 큰 전하저장용량(capacity)을 갖

는다.